事件概述

IEEE Spectrum 报道：加州大学圣塔芭芭拉分校（UCSB）Kerem Çamsarı 团队成功构建了目前世界上最大的概率计算机，拥有 100 万个概率比特（p-bits）。该机器由 18 片 FPGA 通过网络连接而成，整体翻转速率超过 每秒 1 万亿次。相关研究于 2026 年 6 月 24 日发布在 arXiv 预印本服务器上。

关键技术点

  • 概率比特（p-bit）：介于经典比特（0 或 1）与量子比特（qubit，可处于叠加态）之间。p-bit 以可调概率在 0 和 1 之间随机翻转。这种看似“噪声”的比特在大量协同工作时，能够解决概率性（stochastic）问题，例如旅行商问题等组合优化难题。
  • 可编程通用性：与专用硬件（如 QUBO 设备、Ising 机）不同，概率计算机是通用可编程的，能够灵活适配不同问题。
  • 多芯片扩展难题：早期概率计算机仅局限于单芯片（2019 年 8 p-bit，2023 年 7,200 p-bit）。多芯片联网时，同步各芯片之间的相关性抖动曾是主要挑战。
  • 核心发现：团队发现了一种简单的、可预测的设计规则，即不同芯片间的数据交换频率只需低于某个阈值即可保证整机协同工作，无需全局锁步同步。低于阈值时，机器可在速度与精度之间权衡。该规则适用于任何硬件实现。

对数据科学或 AI Agent 落地的意义

概率计算天然适用于处理不确定性和组合优化问题，这正是数据科学和 AI Agent（如路径规划、资源调度、贝叶斯推理）所需的关键能力。该成果证明了概率计算可以像传统计算一样通过多芯片扩展大规模部署，有望在以下方向落地：

  • 大规模组合优化（物流、芯片布线、网络路由）；
  • 概率图模型与玻尔兹曼机的加速采样；
  • AI Agent 的实时决策，尤其是在动态环境中需要快速近似最优解的场景。

我的技术点评

这是一个里程碑式的进展。相比量子计算面临的退相干、极低温运行等硬件挑战，概率计算机基于成熟的 CMOS/FPGA 技术，室温即可运行，且扩展路径清晰。不过，当前实现仍依赖 FPGA 的软件模拟 p-bit，未来若开发专用 p-bit 芯片，性能可望再提升数个数量级。该研究为“替换”或“补充”经典计算解决 NP 难问题提供了一条务实且可落地的路径。

原文链接